PG电子官方网站

数字锁相环芯片：从模拟到数字的进化革命

在5G基站、卫星通信甚至自(zì)动(dòng)驾(jià)驶(shǐ)的(de)激(jī)光(guāng)雷(léi)达(dá)中(zhōng)，总(zǒng)有(yǒu)一(yī)个(gè)“隐(yǐn)形(xíng)冠(guān)军(jūn)”在(zài)默(mò)默(mò)工(gōng)作(zuò)——数(shù)字(zì)锁相环芯片（D💊PLL）。与传统模拟锁相环相比，DPLL用数字电路替代了电阻、电容等模拟元件，实现了“体积缩小70%、功耗降低50%”的跨越。2025年全球DPLL市场规模已突破12亿美元，中国厂商如西南集成、有容微电子的量产芯片更让国际巨头感受到压力。这场进化革命的背后，是三类核心技术的突破。

全数字锁相环（ADPLL）：小身板里的大能量

如果拆开一部5G手机，会发现传统模拟锁相环需要外接十几个元件，而全数字锁相环（ADPLL）只需一颗指甲盖大(dà)小(xiǎo)的(de)芯(xīn)片(piàn)就(jiù)能(néng)搞(gǎo)定(dìng)。这(zhè)种(zhǒng)“单(dān)兵(bīng)作(zuò)战(zhàn)”能(néng)力(lì)源(yuán)于(yú)其(qí)数(shù)字(zì)内(nèi)核(hé)：鉴(jiàn)相(xiāng)器(qì)用(yòng)逻(luó)辑(ji)门(mén)代(dài)替(tì)运(yùn)放(fàng)，环(huán)路滤(lǜ)波(bō)器(qì)用(yòng)数(shù)字(zì)算(suàn)法(fǎ)替(tì)代(dài)电(diàn)阻(zǔ)电(diàn)容(róng)，压(yā)控(kòng)振(zhèn)荡(dàng)器(qì)（VCO）则(zé)通(tōng)过(guò)数(shù)字(zì)控制变容管实现调频。中国科学院微电子研究所2025年研发的“可配置双边沿亚采样ADPLL”，在12nm工艺下实现了100fs以下的超低抖动，直接应用于5G毫米波系统的本振信号生成。

ADPLL的“数字基因”还带来了可编程性。比如有容微电子的某款芯片，通过软件配置就能在200MHz到6GHz频段间自由切换，满足Wi-Fi 7、车载雷达等多标准需求。这种灵活性让ADPLL在2025年全球DPLL🧩PG电子官网市场占比超过65%，成为通信设备商的首选。

小数分频锁相环：打破整数倍的枷锁

当5G信号需要从4.8GHz跳变到5.1GHz时，传统整数分频锁相环只能输出4.8GHz或6GHz，而小数分频锁相环却能精准生成5.1GHz。这种“微调能力”源于其独特的分数分频器设计——通过动态调整分频比，让输出频率成为参考时钟的“非整数倍”。澳门大学殷俊课题组在ISSCC 2025上展示的亚100fs小数分频DPLL，采用两级级联环路架构，将量化误差导致的杂散抑制提升了20dB，成功应用于224Gb/s SerDes系统的时钟恢复。

这项技术的突破点在于“误差补偿算法”。就像用游标卡尺测量长度时需要消除刻度误差，小数分频DPLL通过电荷泵校准、高增益鉴相器等技术，把相位误差从皮秒级压缩到飞秒级。2025年发布的5G标准要求本振信号抖动小于80fs，正是这类芯片推动的结果。

软件定义锁相环：给芯片装上“智慧大脑”

在工业4.0的智能工厂里，一台机器人可能需要同时处理激光测距、电机控制、无线通信等多种任务，每个任务对锁相环的频率、相位精🆚度要求截然不同。软件定义锁相环（SDPLL）的出现，让一颗芯片就能“变身”为多种专用锁相环。通过写入不同的控制算法，SDPLL可以在0.1秒内完成从10MHz到10GHz的频段切换，相位噪声指标保持不变。

这种“软硬结合”的设计正在重塑行业格局。2025年新港海岸推出的SDPLL芯片，内置AI预测模块，能根据环境温度、电源波动自动调整环路参数。在-40℃到125🔴PG电子官网℃的极端条件下，其频率稳定度仍优于0.1ppm，比传统(tǒng)DPLL提(tí)升(shēng)了(le)一(yī)个(gè)数(shù)量(liàng)级(jí)。更(gèng)值(zhí)得(de)关注(zhù)的(de)是(shì)，SDPLL与(yǔ)Chiplet技(jì)术(shù)的(de)结(jié)合(hé)正(zhèng)在(zài)催(cuī)生(shēng)“锁(suǒ)相(xiāng)环(huán)积(jī)木(mù)”——厂(chǎng)商(shāng)可(kě)以(yǐ)像(xiàng)搭(dā)乐(lè)高(gāo)一(yī)样(yàng)，用(yòng)标(biāo)准(zhǔn)化(huà)的(de)DPLL模(mó)块(kuài)快(kuài)速构建定制化系统。

未来战场：低功耗与高集成的双重挑战

随着6G通信、量子计算等新兴领域的(de)崛(jué)起(qǐ)，DPLL正(zhèng)面(miàn)临(lín)新(xīn)的(de)考(kǎo)验(yàn)。2025年(nián)ISSCC会(huì)议(yì)上(shàng)，西(xi)湖(hú)大(dà)学(xué)团(tuán)队(duì)提(tí)出(chū)的(de)“混(hùn)合(hé)信(xìn)号(hào)DPLL”架(jià)构(gòu)引(yǐn)发(fā)关注(zhù)：通(tōng)过(guò)将(jiāng)模(mó)拟(nǐ)鉴(jiàn)相(xiāng)器(qì)与(yǔ)数(shù)字(zì)环(huán)路滤(lǜ)波(bō)器(qì)集成(chéng)在(zài)同(tóng)一(yī)片晶圆上，既保留了模拟电路的低噪声优势，又获得了数字电路的可编程性。这种设计让DPLL在0.6V超低电压下仍能保持亚皮秒级的精度，为可穿戴设备、物联网传感器等电池供电场景开辟了新路径。

而在集成度方面，单片集成DPLL正在挑战物理极限。ADI公司的ADF4350芯片已经将鉴频鉴相器、分频器、VCO集成在3mm×3mm的封装内，未来通过3D堆叠技术，这个尺寸可能缩小到1mm³。当DPLL与存储器、处理器集成在同一颗芯片上时，我们或许会看到“系统级锁相环”的诞生——这不仅是技术的突破，更是对传统电子系统架构的颠覆。

从ADPLL的体积革命到小数分频的精度突破，从软件定义的灵活到未来集成的颠覆，数字锁相环芯片的进化史就是一部半导体技术的微缩史。当2025年的工程师们讨论“如何用一颗DPLL替代整个射频前端”时，我们看到的不仅是技术的进步，更是一个万物互联时代对“精准同步”的极致追求。或许在不久的将来，DPLL会像晶体振荡器一样，成为所有电子设备的“心跳发生器”。